设计负责人脸上的自豪感褪去，变得凝重起来。
他看向了工艺整合负责人和设计-工艺产品线总裁孟良凡。
冯庭波适时接话：
“尘风总问到了核心。
设计只是蓝图，制造才是将蓝图变为现实的关键。
下面，就请工艺团队和孟总，为我们揭示‘猎人’芯片在14nmFinFET平台上的真实情况。”
工艺整合负责人深吸一口气，站了起来。
他操作投影，画面切换到了一张令人眼花缭乱的多维度图表：14nmFinFET工艺平台良率追踪图。
上面布满了各种颜色的曲线，代表着不同批次的晶圆、不同的测试结构、在不同的关键工艺节点上的良率表现。
“姚总的问题非常直接，我也直接回答。”他的声音努力保持平静，但能听出紧张。
“‘猎人’芯片，是基于我们华兴EDA团队与海思共同开发的新一代PDK进行设计和仿真的。
其仿真模型，大量参考了孟教授团队带来的理论模型和中芯国际产线的早期数据。”
他指向图表的核心区域，一条原本剧烈波动但近期逐渐趋于平稳的曲线：
“这就是‘猎人’芯片核心计算模块的MPW试产良率趋势。
经过五轮艰苦的工艺迭代和设计优化，其综合良率，已从最初的令人绝望的31%，提升并稳定在68.5%。
最近三个批次的波动范围已经控制在±2%以内。”
“68.5%？”姚尘风身体前倾，手指停止了敲击，语气中混合着惊讶和欣喜。
“如果我没记错，上次季度汇报，这个数字还在45%徘徊。
这个爬坡速度，超出了我们内部的预期。
怎么做到的？”
“是的，姚总，提升速度确实超预期。”负责人语气肯定，也有振奋。
“突破主要来自三个方面：
首先是孟总团队带来的FinFET三维鳍片形状和应力工程的精确调控模型，优化了载流子迁移率，显着降低了漏电流，这是提升良率和能效的基础。”
“其次，是在后段互连环节，我们和中芯国际的伙伴共同攻关，采用了新的铜互连阻挡层材料和更低介电常数的低k介质，有效降低了RC延迟和整体芯片功耗。”
“而第三点，至关重要，”他提高了音量，目光转向陈默。
“陈总领导的EDA团队，提供了更新一代、精度更高的PDK和仿真模型。
特别是其中的化学机械抛光（CMP）建模和面向制造的设计（DFM）规则检查，让我们在设计阶段就预先规避了超过30%的潜在制造热点（Hotspot）和天线效应问题。
这大大减少了流片后的反复次数，缩短了良率爬升周期。
可以说，是设计和工具的进步，反向拉动了制造工艺的成熟。”
孟良凡这时推了推眼镜，严谨底补充道：
“庭波总、陈总、姚总，68.5%的良率，对于一条完全依靠我们自身技术力量摸索、且受到诸多外部限制的14nmFinFET工艺线而言，是一个里程碑，它证明了技术路线的可行性。
这标志着我们已初步掌握了中端性能芯片的自主可控设计制造能力。”
他话锋一转，依旧保持着客观：
“但我们必须清醒，这与台积电7nm成熟制程超过95%的良率相比，差距巨大。
这意味着我们的成本劣势短期内难以消除，可能高出30%-50%。
《重生后我只做正确选择起点》 第830章 芯片进展2（第1/2页）
本章未完，点击下一页继续阅读。